明細書

1 .

半導体装置及びその製造方法

技術分野

[0001] 本発明は、半導体素了を配線基板に搭載し、この半導体素了と配線基板との隙間を樹脂からなるアンダーフィル樹脂によって封止することにより作製される半導体装置及びその製造方法に関し、特に、フリップチップ又はチップサイズパッケージ等の実装構造を持つ半導体装置及びその製造方法に関する。

背景技術

- [0002] 電子機器の小型化、軽量化及び高機能化に伴い、LSI(Large Scale Integrated circuit:大規模集積回路)チップ等の半導体素子を配線基板に実装する方法として、フリップチップ実装が広く行われている。フリップチップ実装とは、半導体素子の配線パターン面にバンプを形成し、これを配線基板の電極に接合する実装方式である。
- [0003] 図7(a)乃至(d)は、従来の半導体装置の製造方法をその工程順に示す断面図である。先ず、図7(a)に示すように、配線基板1及び半導体素子2を準備する。配線基板1の一方の表面には複数の電極パッド5が形成されており、配線基板1の表面における電極パッド5の周囲の領域には、ソルダーレジスト7が設けられている。また、半導体素子2の一方の表面には複数の電極4が形成されている。そして、半導体素子2の電極4上及び配線基板1の電極パッド5上に夫々バンプ3を形成する。また、配線基板1における電極パッド5が形成されている表面上に、フラックス8を被着させる。フラックス8は電極パッド5及びこの電極パッド5上に形成されたバンプ3を覆うように被着させる。なお、このとき、フラックス8を半導体素子2上に形成されたバンプ3の先端に付着させることもある。
- [0004] 次に、図7(b)に示すように、半導体素子2上に形成されたバンプ3が配線基板1上に形成されたバンプ3に当接するように、半導体素子2を配線基板1上に位置させ、リフローを行ってバンプ3を溶融させ、凝固させる。これにより、相互に当接している半導体素子2上のバンプ3と配線基板1上のバンプ3とが一体化し、半導体素子2の電極4がバンプ3を介して配線基板1の電極パッド5に接続される。

- [0005] 次に、図7(c)に示すように、この配線基板1に半導体素了2を実装した実装品を洗浄してフラックス8を除去する。次に、図7(d)に示すように、配線基板1と半導体素子2との間の隙間に、毛細管現象を利用して液体状の樹脂材料を浸透させ、この隙間内に充填する。このとき、配線基板1上における前記隙間及び半導体素子2の周囲にも樹脂材料を被着させる。そして、この樹脂材料を加熱により硬化させて、配線基板1と半導体素子2との間の隙間、その周辺及び半導体素子2の周囲にアンダーフィル樹脂6を形成する。これにより、半導体装置が作製される。
- [0006] このような半導体装置においては、配線基板と半導体素子との間の接続部分に、 高い接続信頼性が要求される。即ち、接続破壊を起こすことなく、半導体素子が配線 基板に長期間安定して接続されていることが要求される。このためには、半導体素子 と配線基板との間の隙間に、樹脂材料を十分に充填し硬化させてアンダーフィル樹 脂を形成し、これにより半導体素子と配線基板との接続部を保護すると共に、アンダ ーフィル樹脂の物性値、例えば、弾性率及び熱膨張係数といった物性値を適正化し 、半導体素子と配線基板との間の熱膨張係数差に起因する熱応力のうち接続部に 加わる応力を低減させることが必要である。しかし、近時、LSIの高性能化の要請に 伴いLSIの人型化が進められており、この結果、半導体素子と配線基板との間に発 生する熱応力の影響がさらに顕著となっている。このため、アンダーフィル樹脂の物 性値をさらに向上させないと十分な接続信頼性が得られないという現象が顕在化し ている。
- [0007] このような問題は、例えば、アンダーフィル樹脂に大量のフィラーを含有させてアンダーフィル樹脂の高弾性率化及び低熱膨張係数化を図ることにより解決可能である。しかしながら、フィラーを含有させると硬化前の樹脂材料の粘度が高くなってしまうため、半導体素子と配線基板との隙間に樹脂材料を十分に充填させることができないという問題が生じてしまう。また、前記隙間に樹脂材料を十分に充填させることができたとしても、例えば半導体素子と配線基板間の隙間にボイドが発生した場合等においては、装置作動時等に発生する熱応力によりバンプ、電極及び電極パッドが塑性変形を起こし、場合によってはボイドを介して隣り合ったバンプ同士が連結してショートを引き起こす虞もある。

- [0008] このように、半導体装置の接続信頼性を向上させるためには、アンダーフィル樹脂の弾性率及び熱膨張係数等の物性値と樹脂材料の隙間充填性とを両立させなくてはならないという困難な問題がある。こうした問題は、LSIの人型化及び微細ピッチ化が進むと、樹脂材料を浸透させなくてはならない充填距離が長くなったり、半導体素子と配線基板との間の隙間がますます狭くなったりするため、上述の問題は更に顕著になることが予想される。
- [0009] そこで、このような課題に対し、予め配線基板上にアンダーフィル樹脂形成用の樹脂材料を塗布しておき、半導体素子を配線基板上に搭載した後加熱することで、はんだ接続及び樹脂硬化を行う実装方法が提案されている(例えば、特許文献1参照。)。図8(a)乃至(c)はこの従来の半導体装置の製造方法をその工程順に示す断面図である。先ず、図8(a)に示すように、半導体素子2を配線基板1上に搭載する前工程として、半導体素子2の電極4上にバンプ3を形成する。なお、配線基板1の表面には電極パッド5が形成されており、電極パッド5の周囲にはソルダーレジスト7が設けられている。
- [0010] そして、図8(b)に示すように、ステージ(図示せず)上に配線基板1を載置し、配線 基板1における半導体素子2が搭載される側の面を上方に向け、この面上に半導体 素子2を配線基板1に搭載したときに両者の間を十分に充填する量のアンダーフィル 樹脂形成用の樹脂材料6aを塗布する。
- [0011] 次に、図8(c)に示すように、半導体素子2をボンディングツール(図示せず)により吸着し、電極4が形成されている面が下方を向くようにして保持し、半導体素子2を配線基板1に対して位置決めする。そして、バンプ3が樹脂材料6aを押しのけて電極パッド5に当接するように、半導体素子2を配線基板1に対して押圧する。その後、半導体素子2を吸着したボンディングツールに備えられたヒータ等の加熱手段により半導体素子2を加熱すると共に、配線基板1を載せたステージに備えられたヒータ等の加熱手段により配線基板1を加熱し、バンプ3をリフローさせて半導体素子2の電極4と配線基板1のパッド5とをバンプ3を介して接続した後、樹脂材料6aを熱硬化させてアンダーフィル樹脂6を形成する。これにより、半導体素子2の実装が完了する。
- [0012] 特許文献1:特開2001-332583号公報

発明の開示

発明が解決しようとする課題

- [0013] しかしながら、上述の特許文献1に記載された従来の技術には以下に示すような問題点がある。第1の問題点は、半導体素子と配線基板との間のアンダーフィル樹脂にボイドが発生した場合、十分な接続信頼性が得られないということである。ボイドが発生する原因は、リフロー前に既に半導体素子と配線基板との間に樹脂材料が允填されているため、リフロー時に配線基板等が加熱されることにより、配線基板等から発生した揮発成分がアンダーフィル樹脂内に残ることである。アンダーフィル樹脂にボイドが発生すると、装置作動時等に発生する熱応力によりバンプが塑性変形し、場合によってはボイドを介して隣り合ったバンプが相互に接続されてショートを引き起こす 虞がある。このため、半導体装置の接続信頼性が低下する。
- [0014] 第2の問題点は、安定したはんだ接続が得られないということである。その原因は、はんだ接続前に配線基板上に樹脂材料を塗布していることにある。即ち、はんだバンプのりフロー時には既にバンプの周囲にアンダーフィル樹脂形成用の樹脂材料が存在するため、はんだバンプのリフロー中にこの樹脂材料の硬化が進んで粘度が高くなり、はんだが溶融した際に粘度上昇した樹脂材料が電極パッド上にはんだが濡れ広がることを妨げてしまう。また、接続信頼性を向上させるために樹脂材料にシリカ等のフィラーを添加すると、樹脂材料の粘度が更に上昇するだけでなく、接続部にフィラーが噛みこむことで電極パッドに対するはんだの濡れ性がますます低下する。
- [0015] この場合、はんだ接続性を改善させる手段として、リフロー時に荷重を加えて、電極パッドに対するはんだの濡れ広がりを促進する手段が有効であるが、はんだ溶融後も荷重をかけ続けると、溶融したはんだバンプが潰れて隣のバンプに接触し、ショートするという問題がある。
- [0016] 本発明はかかる問題点に鑑みてなされたものであって、半導体素子と配線基板との隙間を樹脂で封止して作製される半導体装置及びその製造方法において、配線基板と半導体素了との間の安定した接続が可能であり、接続信頼性が高い半導体装置及びその製造方法を提供することである。

課題を解決するための手段

- [0017] 本発明に係る半導体装置は、その表面に電極パッドが形成された配線基板と、この配線基板上に配置されその表面に電極が形成された半導体素子と、前記電極を前記電極パッドに接続するバンプと、前記配線基板と前記半導体素子との間に充填され前記バンプを埋め込むアンダーフィル樹脂と、を有し、前記配線基板は前記電極パッドが形成されている側の表面に配置されたソルダーレジストを有し、このソルダーレジストには前記電極パッドを露出させる開口部が形成されており、前記配線基板と前記半導体素子との間において、前記電極パッドの直上域を除く領域における前記ソルダーレジストの厚さが、前記領域における前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さ以上であることを特徴とする。
- [0018] 本発明においては、ソルダーレジストの厚さがこのソルダーレジスト上に配置された アンダーフィル樹脂の厚さ以上であるため、電極パッド、バンプ及び電極からなる接 続部の半分以上の部分がソルダーレジストにより覆われることになり、アンダーフィル 樹脂にボイドが発生した場合でも、熱応力によるバンプの変形を抑制でき、バンプ同 士のショートが発生することを防止できる。
- [0019] このとき、前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さが50 μ m以下であることが好ましい。これにより、ソルダーレジストの厚さを過剰に厚くする 必要がなくなり、ソルダーレジストの開口部が深くなりすぎることがなくなるため、バン プの形成が容易になる。
- [0020] また、前記バンプの体積は前記開口部の容積よりも小さいことが好ましい。これにより、バンプを溶融させて電極又は電極パッドに接合させる際に、接続性を向上させるために荷重をかけながらバンプを溶融させても、バンプが潰れて開口部から流出し、他のバンプに接続されてしまうことがない。従って、バンプ同士をショートさせることなく、荷重をかけることができ、電極パッド、バンプ及び電極の間で、安定した接続を得ることができる。
- [0021] このとき、前記ソルダーレジストの厚さが30 μ m以上であることが好ましい。これにより、開口部の容積を大きくなり、バンプの休積をある程度以上の休積とすることができるため、電極パッドと電極との間の接続信頼性を向上させることができる。
- [0022] 本発明に係る半導体装置の製造方法は、その表面に電極パッドが形成された配線

基板及びその表面に電極が形成された半導体素了を備え、前記配線基板は前記電極パッドが形成された側の表面に配置され前記電極パッドを露出させる開口部が形成された火ルダーレジストを備えた半導体装置の製造方法において、前記電極パッド上及び前記電極上のうち少なくとも一方にバンプを形成する工程と、前記配線基板上における前記半導体素子が搭載される予定の領域の少なくとも一部に液体状の樹脂材料を被着させる工程と、前記半導体素子を前記配線基板に押し付けて前記電極パッド、前記パンプ及び前記電極を相互に接続する工程と、前記パンプを溶融させた後疑固させて前記電極を前記バンプを介して前記電極パッドに接合する工程と、前記樹脂材料を硬化させて前記配線基板と前記半導体素子との間に前記バンプを埋め込むようにアンダーフィル樹脂を形成する工程と、を有し、前記接合する工程において、前記バンプの溶融中に前記配線基板と前記半導体素子との間の距離を制御し、前記アンダーフィル樹脂の形成後において、前記配線基板と前記半導体素子との間において、前記電極パッドの直上域を除く領域における前記ソルダーレジストの厚さを、前記領域における前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さ以上とすることを特徴とする。

- [0023] また、前記バンプを形成する工程において、前記バンプの体積を、前記開口部の容積よりも小さくすることが好ましい。これにより、バンプを溶融させて電極又は電極パッドに接合させる際に、接続性を向上させるために荷重をかけながらバンプを溶融させても、バンプが費れて開口部から流出し、他のバンプに接続されてしまうことがない。これにより、バンプ同士のショートを防止しつつ、バンプに荷重をかけることができるため、配線基板上に樹脂材料を被着させた後に電極パッドと電極との接合を行っても、接合部に樹脂材料が介在することによる接続不良が発生しにくい。このため、接続部の接続信頼性を向上させることができる。
- [0024] 更に、前記接合する工程において、前記配線基板と前記半導体素子との間の距離の制御は、前記配線基板に対する前記半導体素子の相対的な位置を制御することによって行ってもよい。又は、前記接合する工程において、前記バンプの溶融は前記半導体素子を前記配線基板に押し付けながら行い、前記配線基板と前記半導体素子との間の距離の制御は、前記押し付け力を制御することによって行ってもよい。

発明の効果

[0025] 本発明によれば、ソルダーレジストの厚さをこのソルダーレジスト上に配置されたアンダーフィル樹脂の厚さ以上とすることにより、接続部の半分以上の部分をソルダーレジストにより覆うことができ、バンプ同士のショートが発生することを防止できる。これにより、バンプを介して電極を電極パッドに安定して接続することができ、接続信頼性が高い半導体装置を得ることができる。

図面の簡単な説明

[0026] [図1](a)は本発明の第1の実施形態に係る半導体装置を示す断面図であり、(b)は その接続部を示す一部拡大断面図である。

[図2]本発明の第2の実施形態に係る半導体装置の接続部をパす一部拡大断面図である。

[図3](a)乃至(c)は、本発明の第3の実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。

[図4](a) 乃至(c) は、本実施形態に係る半導体装置の製造方法を示す一部拡大断面図である。

[図5](a)乃至(c)は、本発明の第4の実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。

[図6](a) 乃至(c) は、本発明の第5の実施形態に係る半導体装置の製造方法を示す 一部拡大断面図である。

[図7](a)乃至(d)は、従来の半導体装置の製造方法をその工程順に示す断面図である。

[図8](a) 乃至(c) は他の従来の半導体装置の製造方法をその工程順に示す断面図である。

符号の説明

- [0027] 1:配線基板
 - 2;半導体素子
 - 3;バンプ
 - 4;電極

- 5;電極パッド
- 6:アンダーフィル樹脂
- 6a;樹脂材料
- 7:ソルダーレジスト
- 7a;開口部
- 8;フラックス
- A:ソルダーレジスト7上のアンダーフィル樹脂6の厚さ
- B:ソルダーレジスト7の厚さ
- C;電極パッド5及びバンプ3の高さの和
- D;バンプ3の高さ

発明を実施するための最良の形態

- [0028] 以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態について説明する。本実施形態は半導体装置の実施形態である。図1(a)は本実施形態に係る半導体装置を示す断面図であり、(b)はその接続部を示す一部拡大断面図である。図1(a)及び(b)に示すように、本実施形態に係る半導体装置においては、配線基板1が設けられており、配線基板1の上面には複数の電極パッド5が設けられている。また、配線基板1の表面上にはソルダーレジスト7が設けられている。そして、ソルダーレジスト7における電極パッド5の直上域に相当する領域には、開口部7aが形成されており、配線基板1の表面に垂直な方向から見て(以下、平面視で、という)、ソルダーレジスト7の各開口部7aの内部に、各1個の電極パッド5が配置されている。これにより、開口部7aにおいて電極パッド5が露出している。即ち、配線基板1の表面における電極パッド5の周囲の領域に、ソルダーレジスト7が設けられている。
- [0029] また、配線基板1の上方には、LSI等の半導体素子2が設けられている。半導体素子2の下面、即ち、配線基板1側の表面には、複数の電極4が形成されている。平面視で、電極4は配線基板1の電極パッド5と同じ位置にある。例えば、電極4及び電極パッド5の厚さは相互に等しくなっている。また、電極4及び電極パッド5の表面は平坦である。そして、平面視で同じ位置にある電極パッド5と電極4との間には夫々バン

プ3が設けられており、電極4はバンプ3を介して電極パッド5に電気的に接続されている。電極パッド5、バンプ3及び電極4により、接続部が形成されている。接続部の高さは、ソルダーレジスト7の厚さより人きく、ソルダーレジスト7の厚さの2倍以下である。なお、図1(a)においては、図示を簡略化するために、接続部が4個のみ示されているが、本発明はこれに限定されず、通常はより多くの接続部が設けられている。

- [0030] 更に、配線基板1と半導体素子2との間の空間におけるバンプ3を除く部分、及び 配線基板1上における半導体素子2の側部を覆う領域には、樹脂からなるアンダーフ イル樹脂6が設けられている。そして、配線基板1と半導体素子2との間において、ソ ルダーレジスト7の厚さBは、ソルダーレジスト7上のアンダーフィル樹脂6の厚さA以 上となっている。即ち、Λ≦Bである。このため、接続部におけるソルダーレジスト7に より覆われている下部分の体積は、接続部全体の体積の半分以上となる。そして、電 極4及び電極パッド5の厚さは相互に等しいため、バンプ3の半分以上は、その周囲 をソルダーレジスト7により覆われている。
- [0031] なお、アンダーフィル樹脂6はソルダーレジスト7と半導体素了2との間の空間を充填しているため、前記厚さAはソルダーレジスト7の上面と半導体素子2の下面との間の距離に等しい。また、ソルダーレジスト7の厚さBとその上方に位置するアンダーフィル樹脂6の厚さAとの和(A+B)は、接続部分の高さに等しく、また、配線基板1における電極パッド5及びソルダーレジスト7を除く部分と、半導体素子2における電極4を除く部分との間の距離に等しい。
- [0032] また、アンダーフィル樹脂6の厚さAは50μm以下であることが好ましい。アンダーフィル樹脂6の厚さAを50μm以下とすることにより、前述のA≦Bの関係を満たすために、ソルダーレジスト7の厚さBを過剰に厚くする必要がなくなる。これにより、ソルダーレジスト7の開口部7aが深くなりすぎることを防止でき、また、バンプ3を過剰に大きくする必要がなくなるため、バンプ3の形成が容易になる。
- [0033] 上述の各寸法の具体的な数値は、電極4及び電極パッド5のサイズ並びにそれらのピッチによって決定される。例えば、平面視で、電極4及び電極パッド5の形状が、直径が100乃至200 μ mの円形又は1辺の長さが100乃至200 μ mの矩形であり、電極4及び電極パッド5のピッチが0.2乃至0.5mmであるとき、ソルダーレジスト7の厚

さBがアンダーフィル樹脂6の厚さA以上である(B \geq A)という条件を満たした上で、ソルダーレジスト7の厚さBは30 μ m以上(B \geq 30 μ m)、アンダーフィル樹脂6の厚さAは50 μ m以下(Λ \leq 50 μ m)に選定される。

- [0034] また、バンプ3の体積Vbは、ソルダーレジスト7の開口部7aの容積Vsよりも小さい。 即ち、Vs>Vbである。そして、電極4の体積をVe、電極パッド5の体積をVpとすると 、接続体の体積(Vb+Ve+Vp)は、ソルダーレジスト7の開口部7aの容積Vsよりも 小さいことが好ましい。即ち、Vs>Vb+Ve+Vpであることが好ましい。
- [0035] 更に、ソルダーレジスト7の厚さBは30μm以上であることが好ましい。これにより、 前述のVs>Vbの関係を満たすために、バンプ3を過剰に小さくする必要がなくなり、 バンプ3の体積をある程度の大きさとすることができる。この結果、電極パッド5と電極 4との間の接続信頼性を高くすることができる。
- [0036] バンプ3ははんだにより形成されており、例えば、Sn-Pb共晶はんだ、Sn-Pb非共晶はんだ、Sn-Agはんだ、Sn-Cuはんだ、Sn-Sbはんだ、Sn-Znはんだ若しくはSn-Biはんだ、又はこれらのはんだに特定の添加元素を加えた低融点の金属材料等により形成されている。特に、Sn-Pb共晶はんだ又はSn-Ag-Cuはんだ等が好適であるが、必ずしもこれらに限定されるものではない。なお、半導体素子2の電極4及び配線基板1の電極パッド5は、はんだの濡れ性が良好なCu単層膜又は(Au/Ni) 二層膜により形成されている。
- [0037] アンダーフィル樹脂6は、半導体素子と配線基板間の隙間に充填された液体状の 樹脂材料が硬化して形成されている。アンダーフィル樹脂6を形成するための樹脂材料としては、熱硬化性樹脂を主成分とし、無機質充填剤(フィラー)を0乃至65質量%含む材料を用いることが好ましい。無機質充填剤の含有量の好適範囲の下限を0質量%としたのは、アンダーフィル樹脂6中に無機質充填剤が含まれていなくてもよいことを示すものであり、その上限を65質量%としたのは、それを超える場合には樹脂材料の粘度上昇が著しいばかりでなく、酸化膜除去作用を有する樹脂成分が少なくなるため、はんだ接続性が悪くなるためである。無機質充填剤としては、シリカフィラー等を好ましく用いることができるが、その他の無機質充填剤であってもよく、特に限定されない。

- [0038] アンダーフィル樹脂6の基材である熱硬化性樹脂としては、エポキシ樹脂、ポリエステル樹脂(不飽和ポリエステル、不飽和ポリエステルと活性水素基を有する化合物との組合せ等)、アクリレート樹脂((メタ)アクリロキシプロピルポリシロキサン等のシリコンアクリレート、エポキシアクリレートを含む)等を使用することができる。また、αーシアノアクリレート等の常温で硬化する接着剤等を、アンダーフィル樹脂6を形成する樹脂材料として用いることもできる。
- [0039] アンダーフィル樹脂6を形成する樹脂材料には、熱硬化時に前記熱硬化性樹脂と 反応して硬化を促進させる促進剤、並びに熱硬化性樹脂を硬化させるラジカルを加 熱により発生させるラジカル開始剤、アニオン開始剤及びカチオン開始剤等の硬化 剤を、1種又は2種以上組み合わせて含有させることが好ましい。
- [0040] また、アンダーフィル樹脂6を形成する樹脂材料には、酸化膜除去作用を有する薬品、例えば、有機酸等の金属表面清浄化剤を添加してもよい。更に、樹脂材料の硬化反応時に酸化膜除去作用を有する成分が生成される薬品を添加してもよく、これにより、樹脂材料を加熱することにより酸化膜除去作用を有する活性樹脂材料となり、特に酸化が進行しやすいCu電極又はCu電極パッドとバンプとを接続する際においても、フラックスを使用する必要がなくなる。
- [0041] ソルダーレジスト7は、一般に市販されているものを使用すればよく、一例として太陽インキ(株)製の市販品又はタムラ化研(株)製の市販品等を用いることができる。
- [0042] 次に、本実施形態の効果について説明する。本実施形態においては、バンプ3の半分以上がソルダーレジスト7で覆われているため、アンダーフィル樹脂6にボイドが発生した場合においても、熱応力によるバンプ3の変形を抑制でき、はんだショート等の問題が発生しにくくなる。これにより、接続信頼性を向上させることができる。また、本実施形態においては、ソルダーレジスト7の開口部7aの容積Vsがバンプ3の体積Vbよりも大きいため、半導体素子2を配線基板1に搭載する際に、バンプ3をリフローしながら半導体素子2及び配線基板1に相互に近づく方向に荷重をかけ続けても、溶融したバンプ3が開口部7内から流出して他のバンプ3に接触し、バンプ3同士が短絡してしまうことがない。このため、接続部の信頼性が高く、且つ安定した半導体装置を得ることができる。

- [0043] 次に、本発明の第2の実施形態について説明する。図2は、本実施形態に係る半導体装置の接続部を示す一部拡大断面図である。図2に示すように、本実施形態に係る半導体装置においては、配線基板1において、ソルダーレジスト7の端部が電極パッド5の端部に乗り上げている。即ち、電極パッド5の周辺部はソルダーレジスト7により覆われている。また、バンプ3はソルダーレジスト7の開口部7aの側面に接している。更に、平面視で、電極パッド5は電極4よりも大きくなっている。
- [0044] この場合、前述の第1の実施形態において説明したソルダーレジスト7の厚さBは、 ソルダーレジスト7における電極パッド5に乗り上げていない部分における厚さとし、ア ンダーフィル樹脂6の厚さAは、アンダーフィル樹脂6において、ソルダーレジスト7に おける電極パッド5に乗り上げていない部分の直上域に相当する部分の厚さとする。 そして、前述の第1の実施形態と同様に、A≦Bである。このため、接続部におけるソ ルダーレジスト7により覆われている下部分の体積は、接続部全体の体積の半分以 上となる。そして、電極4及び電極パッド5の厚さが相互に等しい場合、バンプ3の半 分以上は、その周囲をソルダーレジスト7により覆われることになる。
- [0045] また、前述の第1の実施形態において説明したソルダーレジスト7の開口部7aの容積Vsは、開口部7a内における電極パッド5を除いた部分の容積とする。そして、この容積Vsはバンプ3の体積Vbよりも大きい。即ち、Vs>Vbである。また、電極4の体積をVeとすると、Vs>Vb+Veであることが好ましい。本実施形態における上記以外の構成及び効果は、前述の第1の実施形態と同様である。
- [0046] 次に、本発明の第3の実施形態について説明する。本実施形態は、前述の第1の 実施形態に係る半導体装置の製造方法の実施形態である。図3(a)乃至(c)は、本 実施形態に係る半導体装置の製造方法をその工程順に示す断面図であり、図4(a) 乃至(c)は、本実施形態に係る半導体装置の製造方法を示す一部拡大断面図であ る。
- [0047] 先ず、図3(a)に示すように、表面に複数の電極パッド5が形成されており、電極パッド5の周囲にソルダーレジスト7が設けられた配線基板1を用意する。電極パッド5の表面は平坦である。また、ソルダーレジスト7の厚さは例えば30 μ m以上である。ソルダーレジスト7における電極パッド5の直上域に相当する部分には開口部7aが形成さ

れており、この開口部7aにおいて電極パッド5が露出している。そして、この配線基板1を、例えばヒータを内蔵したステージ(図示せず)上に、電極パッド5及びソルダーレジスト7が設けられた面が上方を向くように載置する。そして、電極パッド5上に夫々はんだからなるバンプ3を形成する。一方、表面に電極4が形成された半導体素子2を用意する。電極4の表面は平坦である。

- [0048] このとき、図4(a)に示すように、ソルダーレジスト7の厚さBよりも、電極パッド5及びバンプ3の高さの和Cを高くする。即ち、C>Bとする。また、図4(b)に示すバンプ3の体積Vbを、図4(c)に示すソルダーレジスト7の開口部7aの容積Vsよりも小さくする。即ち、Vs>Vbとする。より望ましくは、図4(b)に示すように、電極4の体積をVeとし、電極パッド5の体積をVpとするとき、電極4、バンプ3及び電極パッド5の体積の和(Ve+Vb+Vp)を、開口部7aの容積Vsよりも小さくする。即ち、Vs>Ve+Vb+Vpとする。
- [0049] 次に、図3(b)に示すように、配線基板1上の半導体素子2の搭載領域にアンダーフィル樹脂形成用の樹脂材料6aを被着させる。樹脂材料6aは液体状の樹脂材料であり、例えば活性樹脂を使用する。樹脂材料6aは、例えば、基材となる熱硬化性樹脂にフラックス効果を有する薬品を添加したものであってもよく、はんだからなるバンプ3並びに被はんだ接続部材である電極4及び電極パッド5の表面の酸化膜を除去する酸化膜除去作用を持つ樹脂材料であってもよい。
- [0050] 配線基板1への樹脂材料6aの被着方法は、例えば、配線基板1の中央部分に材料樹脂6aを1点滴下する方法でもよく、半導体素了2が大きい場合においては、材料樹脂6aを搭載領域の対角線上に「×」を描くように塗布する方法でもよく、又は材料樹脂6aを数点に分けて配線基板1上に滴下する方法であってもよい。
- [0051] 次に、例えばヒータを内蔵したボンディングツール(図示せず)により半導体素子2を吸着し、電極4が形成された面を下方に向けて保持する。そして、ボンディングツールにより半導体素子2を配線基板1上に位置させ、半導体素子2の電極4が配線基板1の電極パッド5の直上域に位置するように、半導体素子2を配線基板1に対して位置合わせする。
- [0052] 次に、図3(c)に示すように、半導体素子2を、配線基板1に対して、所定の荷重を

加えながら押し当てる。そして、半導体素了2の電極4をバンプ3に当接させる。これにより、電極パッド5、バンプ3及び電極4が相互に接続される。このとき、液体状の樹脂材料6aは、配線基板1と半導体素子2との間で挟圧され、また、バンプ3に押しのけられて、配線基板1と半導体素子2との間の隙間に充填される。また、樹脂材料6aは配線基板1上における半導体素子2の側部を覆う領域にも配置される。

- [0053] 次に、半導体素子2に配線基板1に向かう方向に荷重をかけたまま、ステージに内蔵されたヒータ及びボンディングツールに内蔵されたヒータのうち少なくとも一方を使用してバンプ3を加熱して溶融させる。これにより、溶融したバンプ3が電極4の表面上を濡れ広がる。バンプ3が溶融した後、荷重の印加を停止し、ボンディングツールにより半導体素子2の位置を制御する。即ち、配線基板1に対する半導体素子2の相対的な位置を制御する。このとき、図1(b)に示すように、ソルダーレジスト7の上面と半導体素子2の下面との間の距離Aが、ソルダーレジスト7の厚さB以下となるようにする。その後、ヒータを切り、バンプ3を冷却して凝固させる。これにより、電極4がバンプ3を介して電極パッド5に電気的に接続すると共に、機械的に接合する。これにより、電極4がバンプ3を介して電極パッド5に電気的に接続すると共に、機械的に接合する。これにより、電極4がバンプ3を介して電極パッド5に電気的に接続すると共に、機械的に接合する。
- [0054] 次に、配線基板1、バンプ3及び半導体素子2からなる実装品を、所定の温度に設定された恒温層等に所定の時間投入して樹脂材料6aを熱硬化させ、アンダーフィル樹脂6を形成する。このとき、アンダーフィル樹脂6のうち、配線基板1と半導体素子2との間の隙間におけるソルダーレジスト7上に相当する部分の厚さは、前述の距離Aとなる。これにより、配線基板1に半導体素子2が搭載され、前述の第1の実施形態に係る半導体装置が製造される。
- [0055] 以下、本実施形態の効果について説明する。本実施形態においては、バンプ3を電極4に当接させて溶融させた後、ボンディングツールにより半導体素子2の位置を制御することにより、配線基板1と半導体素子2との間の距離を調整している。これにより、前述のアンダーフィル樹脂6の厚さAを容易に制御することができる。
- [0056] また、本実施形態においては、配線基板1に半導体素子2を搭載する前に、配線基板1上に樹脂材料6aを被着させておくため、配線基板1に半導体素子2を搭載した後に、配線基板1と半導体素子2との隙間に樹脂材料を封入する必要がない。従っ

て、樹脂材料として、弾性率が高く熱膨張係数が低い材料を使用することができ、半 導体装置の接続信頼性が向上する。また、樹脂材料の封入を容易にするために、隙 間内のフラックス洗浄を行う必要がない。更に、樹脂材料の封入を容易にするために 、バンプの高さを必要以上に高くして配線基板1と半導体素子2との間の隙間を大き くする必要がないため、半導体装置を極めて薄く形成することが可能となる。

- [0057] 更に、本実施形態においては、バンプ3の体積Vbをソルダーレジスト7の開口部7a の容積Vsよりも小さくしているため、溶融したバンプ3が開口部7aの外部に流出し、他のバンプ3に接触し、短絡することがない。
- [0058] このとき、本実施形態においては、ソルダーレジスト7の厚さBを30μm以上としているため、開口部7aの容積Vsをある程度以上の大きさとすることができ、バンプ3の体積Vbを過剰に小さくしなくても、前述のVs>Vbの関係を満たすことができる。これにより、電極パッド5上にバンプ3を形成したときに、バンプ3の頂部がソルダーレジスト7の上面から突出する距離をある程度以上の大きさに確保することができ、バンプ3の先端を電極4に当接しやすくすることができる。この結果、電極パッド5と電極4との間の接続信頼性を向上させることができる。
- [0059] 更にまた、本実施形態においては、アンダーフィル樹脂形成用の樹脂材料6aとして活性樹脂を使用することにより、フラックスを使用しなくても、活性樹脂自体が持つフラックス作用により、はんだ接続時の加熱に伴い、バンプ3の表面及び電極4の表面に酸化膜が形成されることを抑制できる。この結果、バンプ3と電極4との間の接続信頼性が向上する。また、活性樹脂に添加されているはんだ酸化膜除去作用を持つ薬品は、樹脂硬化後においては基材樹脂と結合して化学的に安定となるため、硬化後のアンダーフィル樹脂は十分な電気的絶縁性を持つことができる。
- [0060] なお、本実施形態においては、バンプ3を電極4に当接させて溶融させた後、荷重の印加を停止して、ボンディングツールにより半導体素子2の位置を制御することにより、アンダーフィル樹脂6の厚さAを制御する例を示したが、本実施形態はこれに限定されない。即ち、バンプ3が溶融した後も、配線基板1及び半導体素子2に荷重をかけ続け、半導体素子2を配線基板1に向かって押し付けながらバンプ3のリフローを行ってもよい。これにより、バンプ3と電極4との間に樹脂材料6aが介在することを防

止でき、接続部の接続を良好なものとすることができる。また、接続部の接続信頼性 を確保しつつ、半導体装置を薄型化することができる。

[0061] このとき、本実施形態においては、バンプ3の体積Vbをソルダーレジスト7の開口部 7aの容積Vsよりも小さくしているため、半導体素子2を配線基板1に向かって押し付けながらバンプ3のリフローを行っても、溶融したはんだが開口部7aの外部に流出し、他のバンプ3に接触し、短絡することがない。

WO 2005/093817

- [0062] このように、本実施形態によれば、予め配線基板1上にはんだ酸化膜除去作用のある樹脂材料を塗布しておくと共に、電極パッド5及びバンプ3の高さ和Cとソルダーレジスト7の厚さBとの関係、及びバンプ3の体積Vbとソルダーレジスト7の開口部7aの容積Vsとの関係を前述の如く適正化することにより、荷重をかけながらバンプ3をリフローしてもバンプショート等の問題を未然に防ぐことが可能となり、安定したバンプ接続が可能となる。
- [0063] 次に、本発明の第4の実施形態について説明する。図5(a)乃至(c)は本実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。前述の第3の実施形態においては、配線基板1の電極パッド5上にバンプ3を形成したが、本実施形態においては、図5(a)に示すように、半導体素子2の電極4上にバンプ3を形成する。このとき、電極4及びバンプ3の高さの和が、ソルダーレジスト7の厚さよりも大きくなるようにし、また、バンプ3の体積(Vb)を、ソルダーレジスト7の開口部7aの容積(Vs)よりも小さくする。
- [0064] そして、図5(b)に示すように、配線基板1上における半導体素了2の搭載領域に樹脂材料6aを被着させる。次に、図5(c)に示すように、半導体素子2を配線基板1に押し付け、バンプ3を電極パッド5に当接させる。その後、半導体素子2を配線基板1に押し付けたまま、バンプ3をリフローさせて、バンプ3を電極パッド5に接続する。そして、バンプ3を溶融させた後、配線基板1と半導体素子2との間の距離を制御し、ソルダーレジスト7の上面と半導体素子2の下面との間の距離を調整する。その後、バンプ3を冷却して疑固させる。これにより、電極4がバンプ3を介して電極パッド5に接続される。次に、樹脂材料6aを熱硬化させて、アンダーフィル樹脂6を形成する。これにより、前述の第1の実施形態に係る半導体装置を製造することができる。本実施形

態における上記以外の構成及び効果は、前述の第3の実施形態と同様である。

- [0065] 次に、本発明の第5の実施形態について説明する。本実施形態は、前述の第2の 実施形態に係る半導体装置の製造方法の実施形態である。図6(a)乃至(c)は、本 実施形態に係る半導体装置の製造方法を示す一部拡大断面図である。図6(a)に示 すように、本実施形態は、前述の第3の実施形態と比較して、配線基板1において、 ソルダーレジスト7の端部が電極パッド5の端部に乗り上げている点が異なっている。
- [0066] 本実施形態においては、図6(a)に示すように、バンプ3をリフローさせる前の段階において、バンプ3の高さDをソルダーレジスト7の厚さBよりも大きくする。また、図6(b)及び(c)に示すように、ソルダーレジスト7の開口部7aの容積のうち、電極パッド5を除く部分の容積をVsとするとき、バンプ3の体積Vbを、前記容積Vsよりも小さくする。即ち、Vs>Vbとする。より好ましくは、バンプ3の体積Vb及び電極4の体積Vcの和(Vb+Ve)を、開口部7aの容積Vsよりも小さくする。即ち、Vs>Vb+Veとする。本実施形態における上記以外の構成は、前述の第3の実施形態と同様である。これにより、前述の第2の実施形態に係る半導体装置を製造することができる。本実施形態における上記以外の効果は、前述の第3の実施形態と同様である。
- [0067] なお、前述の第3乃至第5の実施形態においては、バンプ3を配線基板1の電極パッド5上及び半導体素子2の電極4上のうちいずれか一方に形成する例を示したが、バンプ3は、電極パッド5上及び電極4上の双方に形成してもよい。
- [0068] また、前述の第3乃至第5の実施形態においては、ボンディングツール又はステージに内蔵されたヒータによりバンプ3のリフローを行う例を示したが、本発明はこれに限定されず、例えば、配線基板1、バンプ3及び半導体素子2からなる組立体を、所定の温度に加熱されたリフロー炉に通すことにより、バンプ3のリフローを行ってもよい。この場合も、配線基板1及び半導体素子2に相互に近づく方向に荷重をかけながら接続すると、接続部の信頼性をより向上させることができる。
- [0069] 更に、前述の第3乃至第5の実施形態において、バンプ3を形成した後、配線基板 1に樹脂材料6aを被着させる前に、配線基板1における電極パッド5が形成されてい る表面及び半導体素了2における電極4が形成されている表面のうち少なくとも一方 にプラズマ処理等を施すことにより、表面改質を行ってもよい。これにより、バンプ3の

接続をより良好なものとすることができる。

[0070] 更にまた、前述の第1乃至第5の実施形態においては、半導体素子2の電極4の表面が平坦である例を示したが、本発明はこれに限定されず、電極4の表面に凸部が 形成されていてもよい。これにより、電極4とバンプ3との間の接続強度を向上させることができる。

実施例

- [0071] 以下、本発明の実施例の効果について、その特許請求の範囲から外れる比較例と比較して具体的に説明する。前述の第3の実施形態において説明した方法により、前述の第1の実施形態に係る半導体装置を製造した。先ず、図3(a)に示すように、表面に複数の電極パッド5が形成され、電極パッド5の周囲にソルダーレジスト7が設けられた配線基板1を5枚用意した。配線基板1の形状は、平面視で、縦が45mm、横が45mmの正方形状とした。また、電極パッド5の形状は、平面視で、直径が135μmの円形とし、電極パッド5の配列ピッチは240μmとした。配線基板1のソルダーレジスト7には、タムラ化研(株)製の市販品を使用し、その厚さ、即ち、図4(a)に示す厚さBは30μmとし、ソルダーレジスト7の開口部7aの直径は約150μmとした。
- [0072] 一方、表面に複数の電極4が形成された半導体素子2を5個用意した。半導体素子2の形状は、平面視で、縦が14.8mm、横が14.8mmの正方形状とした。電極4の表面には、(Au/Ni)2層めっきを施した。電極4の形状は、平面視で、直径が135μmの円形とし、電極4の配列ピッチは240μmとした。即ち、平面視で、電極4と電極パッド5とは相互に重なるようにした。半導体素子2の表面における電極4が形成されていない領域にはポリイミド膜を設け、このポリイミド膜により、電極4の表面を、半導体素子2の表面における電極4が形成されていない領域よりも約2μm凹ませた。なお、配線基板1及び半導体素子2の配線構造は、実装後に電気的接続の確認を行えるような配線構造とした。
- [0073] そして、電極パッド5上にバンプ3を夫々形成した。バンプ3は、その組成が(Sn-3 質量%Ag-0.5質量%Cu)である鉛フリーはんだにより形成した。このとき、電極パッド5及びバンプ3の高さ和、即ち、図4(a)に示す高さCの値を50 μ mとした。また、6個の半導体素子2のうち、3個の半導体素子2については、電極4上にバンプを形

成しなかった。残りの2個の半導体素子2については、電極4上に電極パッド5上に形成したものと同じバンプを形成した。

- [0074] 次に、図3(b)に示すように、配線基板1をステージ(図示せず)上に載置し、ディスペンサー(図示せず)により、配線基板1上における半導体素子2が実装される予定の領域に、樹脂材料6aを約20mg被着させた。樹脂材料6aには、酸化膜除去作用のある熱硬化性樹脂、即ち、酸化膜除去作用を持つ薬品を含有する活性樹脂を使用した。具体的には、樹脂材料6aには、主成分が液状エポキシ樹脂であり、フェノール系硬化剤が主成分の30~40質量%添加されたものを使用した。
- [0075] このとき、5枚の配線基板1のうち2枚の配線基板1上には、無機質充填剤であるシ リカフィラーを主成分の65質量%添加した樹脂材料を被着させ、他の1枚の配線基 板1上には、シリカフィラーを主成分の30質量%添加した樹脂材料を被着させ、残り の2枚の配線基板1上には、シリカフィラーを添加していない樹脂材料を被着させた。
- [0076] 次に、図3(c)に示すように、上述の5枚の配線基板1と5個の半導体素子2とを組み合わせて、5個の半導体装置を作製した。表1に、これらの半導体装置におけるアンダーフィル樹脂のフィラー量を示す。表1に示すように、シリカフィラーを65質量%含有する樹脂材料6aが被着された配線基板1に、バンプが形成されていない半導体素子2を実装したものを実施例No. 1とし、シリカフィラーを30質量%含有する樹脂材料6aが被着された配線基板1に、バンプが形成されていない半導体素子2を実装したものを実施例No. 2とし、シリカフィラーを含有しない樹脂材料6aが被着された配線基板1に、バンプが形成されていない半導体素子2を実装したものを実施例No. 3とした。また、シリカフィラーを65質量%含有する樹脂材料6aが被着された配線基板1に、バンプが形成された半導体素子2を実装したものを比較例No. 4とし、シリカフィラーを含有しない樹脂材料6aが被着された配線基板1に、バンプが形成された半導体素子2を実装したものを比較例No. 4とし、シリカフィラーを含有しない樹脂材料6aが被着された配線基板1に、バンプが形成された半導体素子2を実装したものを比較例No. 5とした。
- [0077] 半導体素子2をボンディングツールに吸着させ、配線基板1に対して位置合わせを行い、半導体素子2を配線基板1に対して押し付けた。このとき、半導体素子2上にバンプを形成していない実施例No. 1乃至No. 3については、マウンタのヒータツールを使用して240℃の温度に加熱しながら、バンプ1個当たり2g重の加圧力を5秒間

印加して行った。これにより、バンプ3がリフローして電極4と電極パッド5とがバンプ3を介して相互に接続された。一方、半導体素子2上にバンプを形成した比較例No. 4及びNo. 5については、実施例No. 1乃至No. 3と同様に240℃に加熱したが、バンプの接合時に荷重をかけ続けるとバンプ同士がショートするため、バンプが溶融した後は荷重の印加を停止し、半導体素子2の位置を制御することにより、接続を試みた。

- [0078] 次に、配線基板1に半導体素子2を接続した実装品を、温度が150℃で雰囲気が 大気雰囲気である恒温槽に120分間装入した。これにより、樹脂材料6aを硬化させ 、アンダーフィル樹脂6を形成した。これにより、半導体装置を製造した。
- [0079] そして、アンダーフィル樹脂6における配線基板1と半導体素子2との間のソルダーレジスト7上の部分の厚さ、即ち、図1(b)に示す厚さAを測定したところ、バンプが形成されていない半導体素子2を使用した半導体装置、即ち実施例No. 1乃至No. 3に係る半導体装置においては、厚さAは平均10 μ m、最大30 μ mであった。これに対して、バンプが形成された半導体素了2を使用した半導体装置、即ち比較例No. 4及びNo. 5に係る半導体装置においては、厚さAは平均80 μ mであった。この結果を表1に示す。
- [0080] 次に、上述のように作製した5個の半導体装置について、はんだ接続性、耐リフロー性及び耐温度サイクル性を評価した。評価結果を表1に示す。なお、表1において、「〇」は評価結果が良好であったことを示し、「×」は評価結果が不良であったことを示し、「ー」は評価を行っていないことを示す。
- [0081] 先ず、はんだ接続性を評価した。はんだ接続性の評価は、バンプの未接続箇所の有無を調査することにより行った。その結果を表1に示す。表1に示すように、比較例No. 4においては、バンプの未接続箇所の存在が確認された。これに対して、実施例No. 1乃至No. 3及び比較例No. 5については、全ての接続部が電気的に接続されており、はんだ接続性が良好であった。
- [0082] 次に、耐リフロー性を評価した。耐リフロー性の評価は、接合時に未接続箇所が発生した比較例No. 4を除く全ての半導体装置を、最高温度が250℃であるリフロー炉に3回通し、その後の状態を調査して行った。その結果、全ての半導体装置におい

てボイドの発生が確認されたが、比較例No. 5については、リフロー後にボイドを介してバンプ同士のショートが発生していることが確認された。実施例No. 1乃至No. 3 については、バンプ同士のショートは確認されず、耐リフロー性が良好であった。

[0083] 次に、耐温度サイクル性を評価した。耐温度サイクル性の評価は、耐リフロー性が良好であった3個の半導体装置、即ち、実施例No. 1乃至No. 3に係る半導体装置に対して、-40℃から+125℃の範囲で加熱及び冷却を繰り返す温度サイクル試験を実施し、1000サイクル経過後に接続不良が発生するか否かを調査して行った。その結果、実施例No. 1乃至No. 3は、1000サイクル経過後にも接続不良が発生せず、良好な状態を保っていた。即ち、実施例No. 1乃至No. 3は、耐温度サイクル性が良好であった。

[0084] [表1]

	No.	半導体装置				評価結果		
		・バンプ		アンダーフィル		接続性	耐リフ	耐温度
		配線	半導体	フィラー量	厚さ		ロー性	
		基板	素子	(質量%)	(μm)			ル性
実施例	1	有	. 無	6 5	平均:10 最大:30	0	0	0
	2	有	無	3 0		0	0	0
1	3	有	無	0		0	0	0
比較例	4	有	有	6 5	平均:80	×		. —
	5	有	有	0		0	×	<u> </u>

[0085] 上述の如く、実施例No. 1乃至No. 3は、ソルダーレジスト7の厚さBが30μmであり、アンダーフィル樹脂6の厚さAが30μm以下であり、A≦Bを満たしているため、はんだ接続性、耐リフロー性及び耐温度サイクル性がいずれも良好であった。これに対して、比較例No. 4及びNo. 5は、ソルダーレジスト7の厚さBが30μmであり、アンダーフィル樹脂6の厚さAが80μmであり、A≦Bを満たしていないため、はんだ接続性又は耐リフロー性が不良であった。このように、本発明の実施例No. 1乃至No. 3は、比較例No. 4及びNo. 5と比較して、アンダーフィル樹脂の種類によらず接続信頼性が優れていた。この結果、本発明の優位性を確認することができた。

産業上の利用可能性

[0086] 本発明は、半導体素子を配線基板に搭載し、その接続部をアンダーフィル樹脂に

より封止した半導体装置及びその製造方法に好適に利用することができ、特に、フリップチップ又はチップサイズパッケージ等の半導体装置及びその製造方法に好適に利用することができる。

請求の範囲

WO 2005/093817

- [1] その表面に電極パッドが形成された配線基板と、この配線基板上に配置されその表面に電極が形成された半導体素子と、前記電極を前記電極パッドに接続するバンプと、前記配線基板と前記半導体素子との間に充填され前記バンプを埋め込むアンダーフィル樹脂と、を有し、前記配線基板は前記電極パッドが形成されている側の表面に配置されたソルダーレジストを有し、このソルダーレジストには前記電極パッドを露出させる開口部が形成されており、前記配線基板と前記半導体素子との間において、前記電極パッドの直上域を除く領域における前記ソルダーレジストの厚さが、前記領域における前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さ以上であることを特徴とする半導体装置。
- [2] 前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さが50 μ m以下 であることを特徴とする請求項1に記載の半導体装置。
- [3] 前記バンプの体積は前記開口部の容積よりも小さいことを特徴とする請求項1又は2 に記載の半導体装置。
- [4] 前記ソルダーレジストの厚さが30 µ m以上であることを特徴とする請求項3に記載の 半導体装置。
- [5] 前記バンプがはんだにより形成されていることを特徴とする請求項1乃至4のいずれ か1項に記載の半導体装置。
- [6] その表面に電極パッドが形成された配線基板及びその表面に電極が形成された半導体素子を備え、前記配線基板は前記電極パッドが形成された側の表面に配置され前記電極パッドを露出させる開口部が形成されたソルダーレジストを備えた半導体装置の製造方法において、前記電極パッド上及び前記電極上のうち少なくとも一方にバンプを形成する工程と、前記配線基板上における前記半導体素子が搭載される予定の領域の少なくとも一部に液体状の樹脂材料を被着させる工程と、前記半導体素子を前記配線基板に押し付けて前記電極パッド、前記バンプ及び前記電極を相互に接続する工程と、前記バンプを溶融させた後凝固させて前記電極を前記バンプを介して前記電極パッドに接合する工程と、前記樹脂材料を硬化させて前記配線基板と前記半導体素子との間に前記バンプを埋め込むようにアンダーフィル樹脂を形

成する工程と、を有し、前記接合する工程において、前記バンプの溶融中に前記配線基板と前記半導体素子との間の距離を制御し、前記アンダーフィル樹脂の形成後において、前記配線基板と前記半導体素子との間において、前記電極パッドの直上域を除く領域における前記ソルダーレジストの厚さを、前記領域における前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さ以上とすることを特徴とする半導体装置の製造方法。

- [7] 前記バンプを形成する工程において、前記バンプの休積を、前記開口部の容積よりも小さくすることを特徴とする請求項6に記載の半導体装置の製造方法。
- [8] 前記ソルダーレジストの厚さを30 µ m以上とすることを特徴とする請求項7に記載の 半導体装置の製造方法。
- [9] 前記接合する工程において、前記配線基板と前記半導体素子との間の距離の制御は、前記配線基板に対する前記半導体素子の相対的な位置を制御することによって行うことを特徴とする請求項6乃至8のいずれか1項に記載の半導体装置の製造方法。
- [10] 前記接合する工程において、前記バンプの溶融は前記半導体素子を前記配線基板に押し付けながら行い、前記配線基板と前記半導体素子との間の距離の制御は、前記押し付け力を制御することによって行うことを特徴とする請求項6乃至8のいずれか1項に記載の半導体装置の製造方法。
- [11] 前記樹脂材料には、酸化膜除去作用を持つ薬品が添加された樹脂材料を使用することを特徴とする請求項6乃至10のいずれか1項に記載の半導体装置の製造方法。
- [12] 前記バンプを形成する工程と前記樹脂材料を被着させる工程との間に、前記配線基板における前記電極パッドが形成されている側の表面及び前記半導体素子における前記電極が形成されている側の表面のうち少なくとも一方にプラズマ処理を施す工程を有することを特徴とする請求項6乃至11のいずれか1項に記載の半導体装置の製造方法。

補正書の請求の範囲

[2005年5月12日(12.05.05) 国際事務局受理: 出願当初の請求の範囲 1、11及び12は補正された; 出願当初の請求の範囲5及び10は取り下げられた; 他の請求の範囲は変更なし。(2頁)]

- [1] (補正後)その表面に電極パッドが形成された配線基板と、この配線基板上に配置されその表面に電極が形成された半導体素子と、前記電極を前記電極パッドに接続するはんだにより形成されたバンプと、前記配線基板と前記半導体素子との間に充填され前記バンプを埋め込むアンダーフィル樹脂と、を有し、前記配線基板は前記電極パッドが形成されている側の表面に配置されたソルダーレジストを有し、このソルダーレジストには前記電極パッドを露出させる開口部が形成されており、前記配線基板と前記半導体素子との間において、前記電極パッドの直上域を除く領域における前記ソルダーレジストの厚さが、前記領域における前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さ以上であることを特徴とする半導体装置。
- [2] 前記ソルダーレジスト上に配置された前記アンダーフィル樹脂の厚さが50 μ m以下であることを特徴とする請求項1に記載の半導体装置。
- [3] 前記バンプの体積は前記開口部の容積よりも小さいことを特徴とする請求項1又は2 に記載の半導体装置。
- [4] 前記ソルダーレジストの厚さが30 µ m以上であることを特徴とする請求項3に記載の 半導体装置。
- [5] (削除)
- [6] その表面に電極パッドが形成された配線基板及びその表面に電極が形成された半 導体素子を備え、前記配線基板は前記電極パッドが形成された側の表面に配置され前記電極パッドを露出させる閉口部が形成されたソルダーレジストを備えた半導体 装置の製造方法において、前記電極パッド上及び前記電極上のうち少なくとも一方 にバンプを形成する工程と、前記配線基板上における前記半導体素子が搭載される 予定の領域の少なくとも一部に液体状の樹脂材料を被着させる工程と、前記半導体 素子を前記配線基板に押し付けて前記電極パッド、前記バンプ及び前記電極を相 互に接続する工程と、前記バンプを溶融させた後凝固させて前記電極を前記バンプ を介して前記電極パッドに接合する工程と、前記樹脂材料を硬化させて前記配線基 板と前記半導体素子との間に前記バンプを埋め込むようにアンダーフィル樹脂を形


補正された用紙(条約第19条)

成する工程と、を有し、前記接合する工程において、前記バンプの溶融中に前記配 線基板と前記半導体素子との間の距離を制御し、前記アンダーフィル樹脂の形成後 において、前記配線基板と前記半導体素子との間において、前記電極パッドの直上 域を除く領域における前記ソルダーレジストの厚さを、前記領域における前記ソルダ ーレジスト上に配置された前記アンダーフィル樹脂の厚さ以上とすることを特徴とする 半導体装置の製造方法。


- [7] 前記バンプを形成する工程において、前記バンプの体積を、前記開口部の容積よりも小さくすることを特徴とする請求項6に記載の半導体装置の製造方法。
- [8] 前記ソルダーレジストの厚さを30 μ m以上とすることを特徴とする請求項7に記載の 半導体装置の製造方法。
- [9] 前記接合する工程において、前記配線基板と前記半導体素子との間の距離の制御は、前記配線基板に対する前記半導体素子の相対的な位置を制御することによって行うことを特徴とする請求項6乃至8のいずれか1項に記載の半導体装置の製造方法。
- [10] (削除)
- [11] (補工後)前記樹脂材料には、酸化膜除去作用を持つ薬品が添加された樹脂材料を使用することを特徴とする請求項6乃至9のいずれか1項に記載の半導体装置の製造方法。
- [12] (補正後)前記バンプを形成する工程と前記樹脂材料を被着させる工程との間に、前記配線基板における前記電極パッドが形成されている側の表面及び前記半導体素子における前記電極が形成されている側の表面のうち少なくとも一方にプラズマ処理を施す工程を有することを特徴とする請求項6乃至9,11のいずれか1項に記載の半導体装置の製造方法。

補正された用紙 (条約第19条)


[図1]




(a)




[図2]




[図3]





[図4]




[図5]










[図6]










[図7]



[図8]







INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/000226

		EC1/012	003/000220	
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ² H01L21/60				
According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SE				
Minimum docum Int . Cl ⁷	entation searched (classification system followed by cla H01L21/60	ssification symbols)		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Toroku Jitsuyo Shinan Koho 1994-2005 Kokai Jitsuyo Shinan Koho 1971-2005 Jitsuyo Shinan Toroku Koho 1996-2005				
Electronic data b	ase consulted during the international search (name of d	ata base and, where practicable, search te	rms used)	
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT			
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.	
X A	JP 2002-057186 A (Nippon Avid 22 February, 2002 (22.02.02), Full text; Figs. 1 to 4 Full text; Figs. 1 to 4 (Family: none)	·	1-5 6-12	
P,X P,Y	JP 2004-103928 A (Fujitsu Ltd 02 April, 2004 (02.04.04), Mode of No.9; Figs. 41 to 43 Mode of No.9; Figs. 41 to 43 (Family: none)	1-9,11,12 10-12		
× Further do	cuments are listed in the continuation of Box C.	See patent family annex.		
Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered novel or cannot be considered to involve an inventive		
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed		"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 07 March, 2005 (07.03.05)		Date of mailing of the international search report 22 March, 2005 (22.03.05)		
	ng address of the ISA/ se Patent Office	Authorized officer		
Foccimile No		Telephone No.		

Form PCI/ISA/210 (second sheet) (January 2004)

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2005/000226

). DOCUMENTS CONSIDERED TO BE RELEVANT	
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2003-179100 A (NEC Corp.), 27 June, 2003 (27.06.03), Par. No. [0040] (Family: none)	10-12
Y	JP 2002-343829 A (NEC Corp.), 29 November, 2002 (29.11.02), Par. No. [0037] (Family: none)	11-12
Y	JP 2000-138255 A (NEC Corp.), 16 May, 2000 (16.05.00), Claim 2 (Family: none)	12
	·	
	·	
		İ
	·	

Form PCT/ISA/210 (continuation of second sheet) (January 2004)

A. 発明の属する分野の分類(国際特許分類(IPC))				
Int. Cl' H	0 1 L 2 1 / 6 0			
B. 調査を作	テった小野		 .	
	B小限資料(国際特許分類(IPC))			
Int. Cl' H	01L21/60			
最小限資料以夕	トの資料で調査を行った分野に含まれるもの 日本国実用新案公報 日本国公開実用新案公報 日本国登録実用新案公報 日本国実用新案登録公報	1971-2005年 1994-2005年		
国際調査で使用	用した電子データベース(データベースの名称、	調査に使用した用語)		
	5と認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連すると	ときは、その関連する箇所の表示	関連する 請求の範囲の番号	
X A	JP 2002-057186 A (日本アビオニク 全文, 【図1】-【図4】 全文, 【図1】-【図4】(ファ		1-5 $6-12$	
P, X P, Y	JP 2004-103928 A (富士通株式会社第9の実施形態,図41-43 第9の実施形態,図41-43 (ご	1-9, 11, 12 1 0 - 1 2		
Y	JP 2003-179100 A(日本電気株式会 【0040】(ファミリーなし)	社) 2003.06.27,	10-12-	
区 で に で に で に で に で に で に で に で に で に で	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
もの 「E」国際出版 以後になる 「L」優先権 日若しく 文献(日 「O」口頭によ	のカテゴリー 車のある文献ではなく、一般的技術水準を示す 項目前の出願または特許であるが、国際出願日 公表されたもの 上張に疑義を提起する文献又は他の文献の発行 くは他の特別な理由を確立するために引用する 理由を付す) よる開示、使用、展示等に言及する文献 項目前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日义は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの「&」同一パテントファミリー文献		
国際調査を完了	アレた日 07.03.2005	国際調査報告の発送日 22.3.2	.005	
日本国	の名称及びあて先 国特許庁(ISA/JP) 郵便番号100-8915 那千代田区般が関三丁目4番3号	特許庁審査官(権限のある職員) 市川 篤 電話番号 03-3581-1101	4R 9544 内線 3469	

様式PCT/ISA/210 (第2ページ) (2004年1月)

C (続き).	関連すると認められる文献	
引用文献の カテゴリー*	弓 用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2002-343829 A (日本電気株式会社) 2002.11.29, 【O O 3 7】 (ファミリーなし)	11-12
Y	JP 2000-138255 A (日本電気株式会社) 2000.05.16 請求項2 (ファミリーなし)	1 2
•		·
	· ·	·
		·